Chip nhỏ, tốc độ lớn nhờ ánh sáng chậm
Chip điều biến quang silicon là linh kiện biến tín hiệu điện thành tín hiệu ánh sáng để truyền dữ liệu qua sợi quang, và thiết kế Reduced-DSP 200G/λ mới nhắm tới tốc độ 200 Gb/giây trên mỗi bước sóng. Nhóm nghiên cứu từ Viện Khoa học Tokyo, Đại học Quốc gia Yokohama, AIST và PETRA công bố thiết kế trong nghiên cứu đăng trên Nature Communications ngày 22/10/2026. Điểm đáng chú ý không chỉ là con số tốc độ mà còn là cách đạt được nó: thay vì dựa nhiều vào xử lý tín hiệu số, chip phối hợp ánh sáng chậm với bộ cân bằng điện quang. Hướng đi này phù hợp với áp lực ngày càng lớn lên các trung tâm dữ liệu AI, nơi cần truyền nhiều dữ liệu hơn nhưng không muốn mỗi bước tăng băng thông kéo theo hệ thống xử lý cồng kềnh và tiêu thụ điện cao.
Chip dài 320 micromet, tương đương 0,32 mm, tính cả bộ điều biến chính và phần cân bằng; trong khi bộ điều biến Mach–Zehnder silicon phổ biến thường dài 2–4 mm. Sự thu nhỏ này có ý nghĩa thực tế: có thể dành không gian trên chip cho mật độ kết nối quang cao hơn. Tuy nhiên, kích thước gọn không tự động đồng nghĩa với sản phẩm sẵn sàng triển khai. Thành tựu hiện vẫn là kết quả thử nghiệm, và giá trị lớn nhất lúc này nằm ở kiến trúc thiết kế cho thấy có thể tiến gần tốc độ cao mà không phải chất thêm nhiều xử lý số.
Ánh sáng chậm cần một bộ cân bằng nhanh
Trong chip, các lỗ nhỏ được bố trí có kiểm soát trong cấu trúc tinh thể quang học để làm ánh sáng lan truyền chậm hơn. Ánh sáng lưu lại tương tác với thiết bị lâu hơn, nên một biến thiên điện nhỏ có thể tạo ra thay đổi lớn hơn ở tín hiệu quang đầu ra. Đây là cách tăng hiệu quả điều biến trong một không gian rất nhỏ, nhưng có cái giá kỹ thuật: ảnh hưởng của điện trở tăng và tốc độ phản hồi có thể bị hạn chế.
Nhóm nghiên cứu xử lý điểm yếu đó bằng bộ cân bằng điện quang tích hợp, giúp điều chỉnh quan hệ giữa các thành phần tín hiệu và cải thiện khả năng xử lý nhanh. Dải tần hoạt động được mở rộng từ 35 lên 80 GHz. Nói cách khác, ánh sáng chậm tạo tương tác mạnh để chip nhỏ vẫn điều biến hiệu quả, còn bộ cân bằng giúp hạn chế nút thắt về tốc độ điện. Đây là sự kết hợp thuyết phục hơn việc chỉ làm chậm ánh sáng: nếu không giải quyết phản hồi điện, lợi thế về kích thước và hiệu suất sẽ khó chuyển thành tốc độ truyền thực tế.
200 Gbps với ít xử lý số hơn
Kết quả thử nghiệm cho thấy chip đạt 140 Gb/giây với điều chế bật/tắt OOK và 180 Gb/giây với điều chế PAM-4 mà không cần bộ xử lý tín hiệu số. Khi bổ sung bộ cân bằng thu 11 điểm, tốc độ tăng lên 200 Gb/giây. Vì vậy, tuyên bố về truyền dữ liệu 200 Gbps cần được hiểu đúng: đây là tốc độ đạt được trong cấu hình có bộ cân bằng thu, không phải mọi chế độ vận hành đều chạm ngưỡng đó.
Giảm phụ thuộc vào DSP có thể hạ mức tiêu thụ điện và độ phức tạp của hệ thống, hai yếu tố quan trọng khi triển khai nhiều kết nối trong trung tâm dữ liệu. Lợi ích với người dùng phổ thông sẽ không xuất hiện như một tính năng riêng trên thiết bị; nó có thể đến gián tiếp qua hạ tầng xử lý AI và dịch vụ trực tuyến cần trao đổi lượng dữ liệu lớn. Dẫu vậy, không nên xem con số tốc độ trong phòng thí nghiệm như cam kết về hiệu năng của một mạng thương mại. Khả năng ghép nối, độ ổn định và tổn hao quang vẫn quyết định công nghệ có thể đi xa đến đâu.
Triển vọng lớn, nhưng tổn hao vẫn là rào cản
Điểm cần giải quyết rõ nhất là tổn hao chèn quang: chip mới có mức 11,7–15,5 dB, cao hơn mức 5–7 dB thường thấy ở bộ điều biến quang tử silicon dùng trong trung tâm dữ liệu. Tổn hao lớn đồng nghĩa tín hiệu ánh sáng suy giảm nhiều hơn khi đi qua thiết bị, khiến việc bù tín hiệu và tích hợp vào hệ thống thực tế khó khăn hơn. Nhóm đã thử dùng bộ khuếch đại quang để khắc phục, nhưng kết quả hiện mới giới hạn trong phòng thí nghiệm. Đây là lý do cần nhìn thành tựu với sự lạc quan có điều kiện: tốc độ và kích thước rất hứa hẹn, song hiệu suất toàn tuyến mới quyết định tính hữu dụng.
Bước tiếp theo là mở rộng dải bước sóng để vận hành song song 16–32 kênh quang, với mục tiêu tổng dung lượng 3,2–6,4 Tb/giây. Nếu vượt qua được bài toán tổn hao, kiến trúc này có thể hỗ trợ kết nối quang tốc độ cao, tăng mật độ liên kết giữa máy chủ và thiết bị mạng, đồng thời giảm nhu cầu xử lý số. Tiềm năng ấy đặc biệt đáng chú ý với trung tâm dữ liệu AI và hướng quang tích hợp đồng đóng gói. Kết luận hợp lý lúc này không phải chip đã sẵn sàng thay thế thiết kế hiện hành, mà là nhóm nghiên cứu đã đưa ra một hướng đáng thử nghiệm: dùng ánh sáng chậm để thu nhỏ bộ điều biến, rồi dùng cân bằng điện để giữ tốc độ.
