Venice đưa Zen 6 đến trung tâm dữ liệu
AMD EPYC Venice là thế hệ bộ xử lý máy chủ EPYC 9006 đầu tiên dùng kiến trúc Zen 6, hướng đến các trung tâm dữ liệu cần nhiều năng lực xử lý cho điện toán đám mây, trí tuệ nhân tạo và HPC. AMD giới thiệu dòng chip này cùng những bài thử nghiệm đầu tiên, trong bối cảnh nhu cầu CPU máy chủ tăng mạnh vì các hệ thống AI cần cả máy chủ chủ lực lẫn năng lực xử lý cho tác vụ AI tự động.
Thời điểm ra mắt có ý nghĩa: AMD không chỉ cần thêm nhân để bắt kịp quy mô công việc, mà còn phải tăng tốc xử lý trên mỗi nhân và mở rộng nền tảng. Venice có thể đạt 256 nhân trên mỗi socket, hỗ trợ PCIe thế hệ 6 và tăng đáng kể băng thông bộ nhớ so với thế hệ trước. Đây là nền tảng có mục tiêu rõ ràng: phục vụ từ máy chủ phổ thông đến hệ thống HPC và các nút AI. Vì vậy, kết quả benchmark EPYC 9006 cần được đọc cùng cấu hình và loại tải thử, thay vì xem một con số đơn lẻ như đại diện cho mọi ứng dụng.
Mức tăng IPC 27% có điều kiện
Con số nổi bật là Zen 6 IPC tăng trung bình 27% so với Zen 5 trong các tác vụ doanh nghiệp, đám mây và AI. Đây không phải lời hứa tăng 27% cho mọi phần mềm: phép so sánh được thực hiện ở cùng xung nhịp, giữa 16 nhân Zen 6c trên một CCD và 16 nhân Zen 5 trải trên hai CCD. Vì vậy, kết quả phản ánh cả cải thiện vi kiến trúc lẫn lợi thế tổ chức nhân trên CCD; không nên chuyển thẳng thành dự báo hiệu năng cho mọi cấu hình CPU.
Zen 6 tiếp nối thiết kế lại lớn của Zen 5 thay vì thay toàn bộ nền tảng. AMD chuyển sang quy trình N2P của TSMC, tăng số nhân tối đa trên CCD Zen 6 tiêu chuẩn từ tám lên 12, còn CCD Zen 6c có thể chứa 32 nhân. Bên trong lõi, bộ lập lịch số nguyên được tách thay vì dùng cấu trúc hợp nhất như Zen 5, giúp tăng năng lực xử lý lệnh đang chờ; động cơ vector cũng hỗ trợ trực tiếp AVX-512 FP16, không cần chuyển đổi như ở Zen 5. Những thay đổi ấy giải thích vì sao bước tiến nhắm mạnh vào tải máy chủ có thể song hành với mức tăng IPC được công bố.
Benchmark cho thấy sức mạnh quy mô, không chỉ IPC
Trong bài thử thông lượng SPEC CPU 2026, cấu hình hai socket dùng EPYC 9996 với 256 nhân mỗi chip và tổng cộng 1.024 luồng nhanh hơn 93% so với máy chủ hai socket EPYC 9965 thế hệ trước, vốn có 768 luồng. Con số này ấn tượng, nhưng không thể quy toàn bộ cho IPC: cấu hình mới có nhiều luồng hơn đáng kể, bên cạnh những cải thiện của Zen 6. Nó cho thấy Venice đặc biệt phù hợp với tải xử lý song song lớn, chứ không chứng minh mọi tác vụ sẽ tăng gần gấp đôi.
Ở hướng khác, EPYC 9686F ưu tiên xung nhịp và nhắm vào tính toán khoa học, HPC. Trong thử nghiệm thông lượng, chip này dẫn trước CPU Vera của Nvidia 17%, còn ở bài đo hiệu năng số thực, khoảng cách đạt 40%. Hai kết quả bổ sung cho nhau: Venice không chỉ dựa vào cấu hình nhiều nhân nhất mà còn có lựa chọn tối ưu cho tải cần tốc độ xử lý cao. Dù vậy, một số phép thử nghiêng lợi thế về phía Venice không đồng nghĩa hãng đã thắng mọi loại tải; đánh giá thực tế vẫn phải xét phần mềm, cấu hình bộ nhớ và mục tiêu của máy chủ.
Đừng lấy Venice làm lời hứa về Ryzen 24 nhân
Kiến trúc Zen 6 sẽ còn xuất hiện ở nhiều dòng sản phẩm trong những năm tới, nhưng benchmark máy chủ Venice không phải dự báo trực tiếp cho Ryzen. Về lý thuyết, CCD Zen 6 có thể chứa 12 nhân; nếu AMD tiếp tục dùng hai CCD trên Ryzen cao cấp, cấu hình 24 nhân là khả năng đáng chú ý. Tuy nhiên, số nhân thực tế còn phụ thuộc chiến lược sản phẩm, và chưa rõ khi nào Ryzen chuyển sang Zen 6. Năng lực đa luồng tốt hơn có thể đem lợi ích cho người dùng phổ thông trong ứng dụng biết tận dụng nhiều nhân, nhưng cấu hình máy chủ không tự động trở thành cấu hình máy bàn.
Bước tiếp theo của AMD là mở rộng Venice thành nhiều nhánh, gồm các phiên bản bộ nhớ đệm lớn Venice-X và nền tảng Verano dùng LPDDR5X; Intel cũng dự kiến đưa Diamond Rapids ra thị trường vào năm sau. Kết luận đáng kể nhất lúc này không phải Zen 6 sẽ khiến mọi CPU AMD nhanh hơn 27%, mà là AMD đang ghép cải thiện IPC với mật độ nhân, bộ nhớ và nền tảng I/O để đánh mạnh vào máy chủ AI và HPC. Với EPYC, đó là một bước tiến có cơ sở từ kiến trúc đến benchmark; với Ryzen, cần chờ sản phẩm và phép thử riêng.
